(11)特許番号

特許第3502531号 (P3502531)

(45)発行日 平成16年3月2日(2004.3.2)

(24) 登録日 平成15年12月12日(2003, 12, 12)

(51) Int.Cl.7	識別記号	FΙ		
H01L 29/78	6 5 2	H01L 29/78	652K	
	653		653A	
21/336			658A	
21/336			6 5 8 A	

請求項の数5(全14 頁)

(21)出願番号	特職平9-232425	(73)特許権者	503121103	
			株式会社ルネサステクノロジ	
(22)出願日	平成9年8月28日(1997.8.28)		東京都千代田区丸の内二丁目4番1号	
		(73)特許権者	000233169	
(65)公開番号	特別平11-74514		株式会社日立超エル・エス・アイ・シス	
(43)公開日	平成11年3月16日(1999, 3, 16)		テムズ	
審查請求日	平成14年8月5日(2002.8.5)		東京都小平市上水本町5丁目22番1号	
		(72)発明者	沼沢 潜人	
			東京都小平市上水本町5丁目22番1号	
			株式会社日立マイコンシステム内	
		(72)発明者	中沢 芳人	
			東京都小平市上水本町五丁目20番1号	
			株式会社日立製作所 半導体事業部内	
		(74)代理人	100083552	
		(1.014204	弁理士 秋田 収喜	
			NEL WILL WE	
		審查官	岡 和久	
			最終官に続く	

(54) 【発明の名称】 半導体装置の製造方法

(57) 【特許請求の範囲】

【請求項1】 トレンチゲート構造のトランジスタ素子 を有する半導体装置の製造方法であって、半導体層の主 面からその標さ方向に向って溝を形成し、前記溝の内面 に熟験化限と埋積膜からなるゲート絶縁膜を形成し、か つ前記溝内にゲート電極を形成した後、前記半導体層に 不純物を導入して半導体領域を形成することを特徴とす み半道体準備の刺激方法。

[請求項2] トレンチゲート構造のMISFETを有する半導体装置の製造方法であって、半導体圏の主面か 10 もの要な方向に向って標を形成し、前記者のつ面に熟酸化膜と堆積膜からなるゲート絶縁膜を形成し、かつ前配潤内にゲート電極を形成した後、前距半導体圏に不純物を導入してチャネル形成領域となる第1 薄電型半導体 領域を形成し、前配第1 薄電型半導体 領域と下純粉を導 2

入してソース領域である第2導電型半導体領域を形成することを特徴とする半導体装置の製造方法。

国家項3 トレンチゲート構造のMISFETを有 する半導体装置の製造方法であって、ドレイン領域であ る第1 審電型半導体層の主面からその深ら方向に向って 滞を形成し、前起環の内面に熱熱化膜と堆積膜からなる ゲート絶縁膜を形成し、かつ前主滞内にゲート量極を形 成した後、前配第1 導電型半導体層に不純物を導入して ティネル形成極度と左右第2 標型半導体優を形成 し、前記第2 導電型半導体領域を形成することを特 後とする半導体で置の製造がた

【請求項4】 前記熱酸化膜の形成は酸素ガス雰囲気中 又は水蒸気雰囲気中で行い、前記堆積膜の形成は化学気 相成長法で行うことを特徴とする請求項1乃至請求項3 のうちいずれか1項に記載の半導体装置の製造方法。 【請求項5】 前記堆積膜は、酸化珪素膜又は窒化珪素 膜若しくは酸窒化膜であることを特徴とする請求項1乃

3

限者しくは酸釜化膜であることを特徴とする請求項1/7 至請求項4のうちいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関 し、特に、トレンチゲート構造のトランジスタ素子を有 する半導体装置に適用して有効な技術に関するものであ 10 る。

[0002]

【従来の技術】電力増幅回路、電源回路等のスイッチング素子としてパワートランジスタ(半導体装置)が使用されている。この種のパワートランジスクは、複数個のトランジスク素子の大々を電気的に並列に接続した構成になっている。トランジスク素子は、例えばトレンチゲート構造のHISFETで編まった。このでは、15FETで表示である。以下、トレンチゲート構造のMISFETを有する20パワートランジスタの製造が起こいって観明する。

【0003】まず、単語品主衆からなるn・型半導体基をの主面上にエピタキシャル成長法でn・型半導体層を形成 ウェラン・ストの型半導体層を形成 ウェの型半導体層を上レイン 領域として使用される。次に、前記n・型半導体層を形成する。次に、前記 p 型半導体機を形成する。次に、前記 p 型半導体機を形成する。次に、前記 p 型半導体機を上面にイオン打込み法でn 型木純物を選択的に導入し、ソース領域であるn・型半導体機を形成する。

【0004】 次に、前記品、型半導体層の主面上に例えば 酸化生素膜を形成した後、前記酸化生素膜にパターンニ ングを施し、前記品・型半導体層の溝形成膜域上に関口部 を有するマスクを形成する。次に、前記マスクをエッチ ングマスクとして使用し、前記品・型半導体層の主面から その深さ方向に向って溝を形成する。溝の形成は、異方 性ドライエッチング法で行う。

【0005】次に、ウエットエッチング処理を施し、前 記マスクを前記簿の上縁部(溝の側面とn-型半導体層の 主面とが交みとる部分)から後速させる。次に、等方性ド 40 ライエッチング処理を施し、前記簿の上縁部及び底面縁 部(溝の側面とその底面とが交わる部分)をなだらかな 形状にする、次に、前配平の全除去する。

[0006] 次に、熱酸化処理を施し、前配溝の内面に 犠牲熱酸化酸を形成した後、前配犠牲熱酸化酸を除去す る。この犠牲熱酸化膜の形成及び除去は、溝を形成する 時に生じた欠陥、盃み、汚染等を除去する目的で行なわ れる。

【0007】次に、熱酸化処理を施し、前記溝の内面に 熟酸化薬からなるゲート約緑蔥を形成する。次に、前記 50 溝内を含むn-型半導体層の主面上の全面に多結晶珪素膜 を化学気相成長(Chemical Vapor Deposition)法で形 成する。この多結晶珪素膜には抵抗値を低減する不純物 がその堆積中又は堆積板に導入される。

【0008】状に、エッチバック処理を施し、前記多結 晶珪素膜の表面を平坦化する。次に、前記多結晶珪素膜 にエッチング処理を選択的に施し、前記溝内にゲート電 極を形成すると共に、前記ル型半導体層の主面の周辺領 域上に前記ゲート電極と一体化されたゲート引出用電極 を形成する。この工程により、n・型半導体層の溝内にゲート ト絶縁機を介在してゲート電極を形成したトレンチゲート ト構造のMISFETが形式される。

【0009】次に、前配ゲート電極上を含むn-型半導体 層の主面上の全面に層間絶縁膜を形成し、その後、前配 層間絶縁膜に接続れを形成し、その後、ソース配線及び ゲート配線を形成し、その後、最終保護膜を形成し、そ の後、前配骨終保護膜にポンディング閉口を形成し、そ の後、前配小型半導体基板の裏面にドレイン電極を形成 ウートで表したいまり、トレンチゲート構造のMISFETを 有するパワートランジスタがほぼ全般する。

[0010]このように構成されたトレンチゲート構造 のMISFETは、半導体層の主面上にゲート絶縁膜を 介在してゲート電極を形成したMISFETに比べて占 有面積を縮小できるので、パワートランジスタの小型化 及び低すン抵抗化を図ることができる。

[0011] なお、トレンチゲート構造のMISFET を有するパワートランジスタについては、例えば特開平 7-263692号公報に記載されている。 [0012]

50 【発明が解決しようとする課題】本発明者等は、前述の パワートランジスタ(半導体装置)について検討した結果、以下の問題点を見出した。

[0013] 前記パワートランジスタは、ドレイン領域である。型半導体層にチャネル形成領域である。型半導体領域を形成し、前記の型半導体領域にソース領域である。成した後、熱酸化処理を施して前記に2型半導体領域を形成し、前記の型半導体領域の不純物(例えば調素(B))や前記の型半導体領域の不純物(例えば研業(As))が熱極化機中に取り込まれ、ゲート絶機順の機能新田が新化し場では、ない、サート絶機順の機能新田が新化し場では、

【0014】また、溝の側面におけるp型半導体領域の 不純物が熱酸化膜中に取り込まれ、溝の側面におけるチャネル形成領域の不純物濃度にパラツキが生じるので、 MISFETのしきい値電圧(Vth)が変動し、FET等 性を安定に再現性良く提供することが出来ない。

ので、パワートランジスタの信頼性が低下する。

【0015】また、熱酸化膜を形成する時の熱処理温度 によってソース領域であるn+型半導体領域の不純物が増 速拡散してMISFETの実効チャネル長が短縮され、 パンチスルー耐圧が低下する。そこで、950 [℃] 程 度の低温の熱処理温度で熱酸化膜を形成すれば、ソース 領域であるn+型半導体領域の不純物の増速拡散を抑制で き、MISFETのパンチスルー耐圧を確保できる。し かしながら、低温の熱処理温度で熱酸化膜を形成した場 合、熱酸化膜の成長時に生じる圧縮応力によって溝の上 縁部が角張った形状に変形し、この上縁部における熱酸 化膜の膜厚が局所的に薄くなるので、MISFETのゲ 一ト耐圧が低下する。そこで、1100 [℃] 程度の高 温の熱処理温度で熱酸化膜を形成すれば、溝の上縁部に おける変形を抑制でき、MISFETのゲート耐圧を確 保できるが、1100 [℃] 程度の高温の熱処理温度で 熟酸化膜を形成した場合、前述のように、ソース領域で あるn+型半導体領域の不純物が増速拡散し、MISFE Tのパンチスルー耐圧が低下する。即ち、MISFET のパンチスルー耐圧及びゲート耐圧を確保することがで きないので、パワートランジスタの信頼性が低下する。 【0016】本発明の目的は、半導体装置の信頼性を高

め、かつ安定で再現性の良いFET特性を得ることが可 能な技術を提供することにある。 【0017】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述及び添付図面によって明らか になるであろう。

[0018]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0019】トレンチゲート構造のMISFETを有す る半導体装置の製造方法であって、ドレイン領域である 第1導電型半導体層の主面からその深さ方向に向って溝 30 を形成し、前記溝の内面に熱酸化膜と堆積膜からなるゲ ート絶縁譚を形成し、かつ前記遣内にゲート電極を形成 した後、前記第1導電型半導体層に不純物を導入してチ ャネル形成領域である第2連電型半導体領域を形成する と共に、前記第2導電型半導体領域に不純物を導入して ソース領域である第1導電型半導体領域を形成する。前 記熱酸化膜の形成は酸素ガス雰囲気中又は水蒸気雰囲気 中で行い、前記堆積膜の形成は化学気相成長法で行う。 前記堆積膜は、酸化珪素膜又は窒化珪素膜若しくは酸窒 化膜で形成する。

【0020】上述した手段によれば、ゲート絶縁膜であ る熱酸化膜を形成した後に、チャネル形成領域である第 2 導電型半導体領域及びソース領域である第1 導電型半 導体領域を形成するので、第2導電型半導体領域の不純 物や第1導電型半導体領域の不純物が熱酸化膜中に取り 込まれることはなく、不純物の取り込みによるゲート絶 縁膜の絶縁耐圧の劣化を抑制できる。この結果、半導体 装置の信頼性を高めることができる。

【0021】また、ゲート絶縁膜である熱酸化膜を形成 した後に、チャネル形成領域である第2半導体領域を形 50 成するので、溝の側面における第2導電型半導体領域の 不純物が熱酸化膜中に取り込まれることはなく、チャネ ル形成領域の不純物濃度のバラツキによるMISFET のしきい値電圧(Vth)の変動を抑制できる。この結果、 安定なFET特性を再現性良く得ることができる。

【0022】また、ゲート絶縁膜である熱酸化膜を形成 した後に、ソース領域である第1導電型半導体領域を形 成するので、1100 [℃] 程度の高温の熱酸化処理温 度で熱酸化膜の形成を行っても、第1導電型半導体領域 の不純物が増速拡散することはなく、実効チャネル長の 縮小を抑制でき、MISFETのパンチスルー耐圧を確 保できる。また、950 [℃] 程度の低温の熱酸化処理 温度で熱酸化膜の形成を行い、熱酸化膜の成長時に生じ る圧縮応力によって溝の上縁部 (溝の側面と第1導電型 半導体層の主面とが交わる部分) が角張った形状に変形 し、この上縁部における熱酸化膜の膜厚が局所的に薄く なっても、その部分を堆積膜で補うことができるので、 MISFETのゲート耐圧を確保できる。この結果、半 導体装置の信頼性を高めることができる。

[0023] 20

40

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を詳細に説明する。なお、発明の実施の形態を 説明するための全図において、同一機能を有するものは 同一符号を付け、その繰り返しの説明は省略する。

【0024】 (実施形態1) 図1は、本発明の実施形態 1 であるパワートランジスタ(半導体装置)の要部平面図 であり、図2は、図1に示すA-A線の位置で切った断 面図であり、図3は、図1に示すB-B線の位置で切っ た断面図である。なお、図1において、図を見易くする ため、後述するソース配線12A、ゲート配線12B、 最終保護膜13等は図示を省略している。また、図2及 び図3において、図を見易くするため、断面を表わすハ ッチング(斜線)は一部省略している。

【0025】本実施形態のパワートランジスタは、図1 及び図2に示すように、例えば、単結晶珪素からなるn+ 型半導体基板1Aの主面上にn-型半導体層1Bが形成さ れた半導体基体を主体とする構成になっている。n-型半 導体層1Bは、例えばエピタキシャル成長法で形成さ れ、単結晶珪素で構成されている。

【0026】前記半導体基体には複数個のトランジスタ 素子が形成され、この複数個のトランジスタ素子の夫々 は電気的に並列に接続されている。本実施形態のトラン ジスタ素子はMISFETで構成されている。

【0027】前記MISFETは、主に、チャネル形成 領域、ゲート絶縁膜5、ゲート電極6A、ソース領域及 びドレイン領域で構成されている。チャネル形成領域 は、n-型半導体層1Bに形成されたp型半導体領域8で 構成されている。ソース領域は、p型半導体領域8に形 成されたn+型半導体領域9で構成されている。ドレイン 領域は、n+型半導体基板1A及びn-型半導体層1Bで構 成されている。ゲート检験帳5は、12型半導体層1Bの主面からその深さ方向に向って形成された溝4内にゲート絶様度5と介在して埋め込まれた準電機で構成されている。導電候としては、例えば抵抗値を低減する不純物が編入された多組品差験底が形成されている。即ち、MISFETは、n-型半導体層1Bの主面からその深さ方向に向ってソース領域、ゲャイル形成領域、ドレイン領域の大々を順次列した報型場で構成され、以下、12型半導体層1Bに形成された溝4内にゲート絶縁腰5、ゲート電極6Aの大々を形成した比シナゲート機造で構成されまる。また、MISFETは、溝4内にゲート絶縁腰5、ゲート電極6Aの大々を形成した比シナゲート構造で構成されている。また、MISFETは、溝4内にゲート機合で構成されまる。また、MISFETは、溝4内にゲート機造で構成されまる。また、MISFETは、溝4内にゲート機造で構成されている。また、MISFETは、溝4内にゲート機造で構成されている。また、MISFETは、溝4内にゲート機造で構成されている。また、MISFETは、溝4内にゲート機造で構成されている。また、MISFETは、溝4内にゲート機造で構成されている。また、MISFETは、溝4内にゲートを開発で構成されている。また、MISFETは、溝4内にゲートを開発で構成されている。また、MISFETは、MISF

けるp型半導体領域8をチャネル形成領域とするnチャ

ネル導電型で構成されている。

7

[0028] 前記MISFETのゲート絵縁帳らは、これに限定されないが、例えば、清4の内面から熱輸化膜5A、推模膜5Bの夫々を観び起列した多層膜で構成されている。熱輸化膜5Aは例えば20[nm]程度の膜厚で形成されている。熱輸化度5Aは、n型半導体層2Bに滞4を形成した後、例えば、酸素ガス条頭気又は水蒸気雰囲気において950[で]程度の熱処理を施すことによって形成される。堆積度5Bは、例えば化学気相成長(Chenical Vapor Deposition)法で維度した数化定義に関する。この酸化珪素膜は、例えば800[で]程度の温度雰囲気中にて、シラン(SiH4)を酸素(O2)と反応させることによって形成される。

[0029] 前記-型半導体層 18の主面の素子形成領域 域は溝4によって複数の島領域に区分されている。この 26 複数の島領域の大々は行列状に規則的に配置され、その 平面形状は冪平八角形で形成されている。即ち、溝4 は、ホ型半導体層 18の主面の素子形成領域を複数の島領域に区分し、これらの島領域の平面形状が冪平分形を となるパターンで形成されている。なお、MISFETのソース領域であるn+型半導体領域9は、溝4によって 区分されたホ型半導体層 18の島領域の主面に形成されている。

【0030】前配牌4の上級部(隣4の側面とn型半端 体層1Bの主面とが交わる部分)及びその底面縁縮(溝4 の側面とその底面を が交わる部分)は、なだらかな形状になっている。この備4の上縁部及び低面線部の形状は、n型半導体層1Bに溝4を形成した後、塩業ガスと酸素ガスの混合ガスを用いたケミカルドライエッチングを施すことによって形成される。

【0031】前配n-型半導体領域9、p型半導体領域8の夫々には、層間絶縁棟10に形成された接続孔11Aを通してソース配線12Aが電気的に接続されている。層間絶縁模10は、ゲート電振6Aとソース配線12Aとの間に設けられ、ゲート電振6Aとソース配線12A

とを絶縁分離している。ソース配線12Aは、例えばア ルミニウム(A1) 膜又はアルミニウム合金膜で形成され ている。なお、ゲート電極6Aと層間絶縁膜10との間 には絶縁度7が設けられている。

【0032】前記ゲート電極6Aは、図1及び図3に示すように、n-型半導体層10主面の周辺領域に引き出され、その主面上に形成されたゲート引出用電極6Bと体化されている。ゲート引出用電極6Bには、層間陰線膜10に形成された接続孔11Bを通してゲート配線12Bが電気的に接続されている。ゲート配線12Bはソース配線12Aと同一の層に形成され、互いに電気的に分離されている。

【0033】前記ソース配繰12人上及びゲート配線1 2B上を含むn.型半導体層1Bの主面上の全面には、 2及び図3に示すように、最終保護膜13が形成されている。この最終保護膜13は、例えば、ソースガスの主体としてテトラエトキシシラン(TEOS)ガスを使用するのまでは、アンスの主体としてテトラエトキシシラン(TEOS)ガスを使用するのまにが記されている。なお、最終保護膜13には、ソース配線12Aの表面の一部を露出するボンディング開口が形成され、 更に、ゲート配線12Bの表面の一部を露出するボンディング開口が形成されている。

【0034】前記n+型半導体基板1の裏面にはドレイン 電極14が形成されている。

【0035】次に、前配パワートランジスタの製造方法 について、図4月至図14(製造方法を説明するための 要部新面図)を用いて説明する。なお、図3万至図14 において、図を見易くするため、断面を表わすハッチン グ(斜線)は、一部省略している。

【0036】まず、単結晶珪素からなるn+型半導体基板 1 Aを用意する。n・型半導体基板1は2×10¹⁹ [atom s√cm³] 程度の不純物濃度に設定されている。不純物と しては、例えば改素(A)が導入されている。

[0037]次に、図4に示すように、前2m型半導体 基板1Aの主面上に、エピクキシャル成長法でn-型半導 体層1Bを形成する。n-型半導体層1Bとしては、例え ば、0.4 [Qcm]程度の比抵抗値及び6 [μm]程度 の厚さで形成する。この工程により、n-型半導体基板1 A及Un-型半導体基板1Bからなる半導体基体が形成さ れる。

【0038】次に、前記n-型半導体層1Bの主面上に5 00[nm]程度の膜厚の酸化珪素膜を形成する。この 酸化珪素膜は、例えば熱酸化法で形成する。

【0039】次に、前記録化建業族にパターンニングを 施し、図5に示すように、前記n-型半導体層1Bの溝形 成領域上に同口部3を有するマスク2を形成する。この マスク2は、n-型半導体層1Bの主面の素予形成領域に おいて、関口部3で規定された領域の平面形状が漏平八 角形とかるパターンで形容する。

【0040】次に、前記マスク2をエッチングマスクと して使用し、図6に示すように、n-型半導体層1Bの 主面からその深さ方向に向って溝4を形成する。この溝 4の形成は、例えば、塩素ガス又は臭化水素ガスを用 い、RF (Radio Frequency) パワーを高く設定した 異方性エッチング法で行う。溝4は、深さが1、5~2 [µm] 程度、幅が0.5~2[µm] 程度となるよう に形成する。

【0041】次に、ウエットエッチング処理を施し、前 記マスク2を前記溝4の上縁部(溝4の側面とn-型半導 10 体層1Bの主面とが交わる部分) から200 [nm]程 度後退させる。

【0042】次に、塩素ガスと酸素ガスの混合ガスを用 いたケミカルドライエッチング処理を施し、図7に示す ように、前記満4の上級部及び底面縁部(遺4の側面と その底面とが交わる部分)をなだらかな形状にする。こ の工程により、上縁部及び底面縁部の形状がなだらかな 溝4が得られる。その後、前記マスク2を除去する。

【0043】次に、熱酸化処理を施し、前記溝4の内面 に100 [nm] 程度の膜厚の犠牲熟酸化膜を形成した 20 後、前記犠牲熱酸化膜を除去する。この犠牲酸化膜の形 成及び除去は、溝4を形成する時に生じた欠陥、歪み、 汚染等を除去する目的として行なわれる。犠牲熱酸化膜 の形成は、1100 [℃] 程度の高温度の酸素ガス雰囲 気中で行う。950 [℃] 程度の低温の熱酸化処理温度 で犠牲熱酸化膜の形成を行った場合、犠牲熱酸化膜の成 長時に生じる圧縮応力により、前段の工程でなだらかな 形状に加工した溝4の上縁部が角張った形状に変形して しまうので、犠牲熱酸化膜の形成は1000 [℃] 以上 の熱酸化処理温度で行う。なお、犠牲酸化膜の形成は、

窒素ガスで希釈した酸素ガス雰囲気中で行ってもよい。 【0044】次に、熱酸化処理を施し、図8に示すよう に、溝4の内面に20 [nm]程度の膜厚の熱酸化膜5 Aを形成した後、図9に示すように、前記熱酸化膜5A の表面上に50 [nm]程度の膜厚の酸化珪素膜からな る堆積膜5Bを化学気相成長法で堆積してゲート絶縁膜 5を形成する。 熟酸化離 5 A の形成は 9 5 0 「℃] 程度 の低温の酸素ガス雰囲気中又は水蒸気雰囲気中で行う。 堆積膜5Bの堆積は800 「℃] 程度の低温の温度雰囲 気中で行う。このゲート絶縁膜5の形成工程において、 950 [℃] 程度の低温の熱酸化処理温度で熱酸化膜 5 Aの形成を行っているため、熱酸化膜5Aの成長時に生 じる圧縮応力により、前段の工程でなだらかな形状に加 工した溝4の上縁部(溝4の側面とn-型半導体層1Bの 主面とが交わる部分)が角張った形状に変形し、この上 縁部における熱酸化膜 5 Aの膜厚が局所的に薄くなる が、その部分を堆積膜5Bで補っているので、ゲート絶 縁膜5の絶縁耐圧は確保される。

【0045】次に、前記溝4内を含むn-型半導体層1B

学気相成長法で形成する。この多結晶珪素膜には抵抗値 を低減する不純物(例えば燐(P))がその堆積中又は堆積 後に導入される。多結晶珪素膜は、例えば1 [um]程 度の膜厚で形成する。

【0046】次に、前記多結晶珪素膜の表面を平坦化す る。この平坦化は、例えばエッチバック法又は化学的機 械研磨(CMP: Chemical Mechanical Polishing)法

【0047】次に、前記多結晶珪素膜にエッチング処理 を選択的に施し、図10に示すように、前記溝4内にゲ ート電極6Aを形成すると共に、前記n-型半導体層1B の主面の周辺領域上にゲート電極6Aと一体化されたゲ ート引出用電極(図3に示す) 6Bを形成する。

【0048】次に、前記n-型半導体層1Bの主面上に残 存する堆積膜5B. 熟酸化膜5Aの夫々を除去した後。 図11に示すように、前記ゲート電極6A上及びゲート 引出用電極 6 B 上を含むn-型半導体層 1 B の主面上の全 面に例えば酸化珪素膜からなる絶縁膜7を形成する。こ の絶縁膜7の形成は熱酸化法又は化学気相成長法で行

【0049】次に、前記n-型半導体層1Bの主面の全面 にp型不純物(例えば硼素)をイオン打込み法で導入した 後、引き伸ばし拡散処理を施し、図11に示すように、 チャネル形成領域であるp型半導体領域8を形成する。 引き伸ばし拡散処理は、1100 「°C] 程度の温度のN 2ガス雰囲気中にて約1時間程度行う。

【0050】次に、前記n-型半導体層1Bの主面である 前記 p型半導体層 8 の主面に n 型不純物 (例えば砒素)を イオン打込み法で選択的に導入した後、950 [℃] の 温度で約20分程度のアニール処理を施し、図12に示 すように、ソース領域であるn+型半導体領域9を形成す る。 n型不純物の導入は、最終的な導入量が 5×10¹⁵ [atoms/cm2] 程度に設定され、導入時のエネルギ量が 80 [KeV] に設定された条件下において行う。この 工程により、n-型半導体層1Bの溝4内にゲート絶縁膜 5、ゲート電極6Aの夫々を形成したトレンチゲート構 造のMISFETが形成される。

【0051】ここまでの工程において、チャネル形成領 域であるp型半導体領域8及びソース領域であるn+型半 導体領域9の形成は、ゲート絶縁膜5である熱酸化膜5 Aを形成した後に行っている。従って、熱酸化膜 5 Aの 形成工程において、p型半導体領域8の不純物やn+型半 導体領域9の不純物が熱酸化膜5A中に取り込まれるこ とはなく、不純物の取り込みによるゲート絶縁膜5の絶 縁耐圧の劣化を抑制できる。

【0052】また、チャネル形成領域であるp型半導体 領域8の形成は、ゲート絶縁膜5である熱酸化膜5Aを 形成した後に行っている。従って、溝4の側面における p型半導体領域8の不純物が熱酸化膜5A中に取り込ま の主面上の全面に導電膜として例えば多結晶珪素膜を化 50 れることはなく、チャネル形成領域の不純物濃度のバラ

ツキによるMISFETのしきい値電圧(Vth)の変動を 抑制できる。

【0053】また、ソース領域であるn・型半導体領域9 の形成は、ゲート絵様襲5年ある熱酸化膜5名を形成した後に行っている。従って、1100【で1程度の高温 の熱酸化処理温度で熱酸化膜5名の形成を行っても、n・型半導体領域9の不純物が増進放散することはなく、実 効チャネル長の縮小を抑制でき、MISFETのパンチ スルー耐圧を確保できる。また、950【で12程度の低 温の熱酸化処理温度で熱酸化膜5名の形成を行い、熱酸10機能必処理温度で熱酸化膜5名の形成を行い、熱酸10機能が変形を指すの大変形が変形を行い、熱酸10機に関4の成形が変形を加速が変形を加速が変形を加速が変形が変形を対していたが変形が発展していた。その能分を増 機膜5日を補かことができるので、MISFETのゲート耐圧を確保できる。

[0054] 次に、図13に示すように、前記n-型半導 体層1B上の全面に、例えば500 [nm] 程度の胰厚 の層間絶縁度10を形成する。層間絶縁度10として は、例えばBPSG(Bron Phospho Silicate Glas s) 膜で形成する。

【0055】次に、CHF3ガスを用いた異方性ドライエッチング処理を施し、図14に示すように、前配層間 格線膜10に接続孔11A及び接続孔(図3に示す)11 Bを形成する。

【0056】次に、前距接続売内を含むn-型半導体層 1 Bの主面上の全面に例えばアルミニウム膜スはアルミニ ウム合金膜からなる導電膜を形成した後、前記端電膜に パターンニングを施し、p型半導体領域 8、n-型半導体 領域 9 の夫ャに電気的に接続されるソース配乗 1 2 Aを 形成すると共に、ゲート引出用電能 6 B に電気的に接続 されるゲート配乗 1 2 Bを形成する。

【0057】次に、前記ツース配練12A上及びゲート 引出用電極6B上を含むn-型半導体層1Bの主面上の全 面に最終株課機13を形成する。最終保護度13として は、例えば、ソースガスの主体としてテトラエトキシシ ラン(TEOS)ガスを使用するプラズマ化学気相成長法 によって維弾した酸化主薬度で形成する。

【0058】次に、前配最終保護度13に、ソース配線 12Aの一部の表面を露出するボンディング関口及びゲ 40 ト配線12Bの一部の表面を露出するボンディング関 口を形成し、その後、前記n-型半導体基板1Aの裏面に 研削処理を施し、その後、前記n-型半導体基板1の裏面 にドレイン電艦14を形成することにより、トレンチゲ 一ト構造のMISFETを有するパワートランジスタが ほぼ完成する。

【0059】このように、本実施形態によれば、以下の 効果が得られる。

【0060】トレンチゲート構造のMISFETを有する半導体装置の製造方法であって、ドレイン領域である

n-型半導体層 1 日の表面からその深さ方向に向って溝 4 を形成し、前記溝 4 の内面上熱極化膜 5 A と壊積機 5 B からなるグート総線膜 5 を形成し、かつ前記溝 4 内にグ ト・電極 6 A を形成した後、前記n-型半導体層 1 B に不 純物を導入してチャネル形成領域である p 型半導体領域 8 を形成すると共に、前記p 型半導体領域 8 と形成すると共に、前記p 型半導体領域 9 を形成する る。

12

【0061】これにより、ゲート絶縁度5である熱熱化 販5Aを形成した後に、チャネル形成領域であるp型半 導体領域8及びゲース領域でかるne型半導体領域9を形 成するので、p型半導体領域6の不純物やn-型半導体領 域9の不純物が熱酸化膜5A中に取り込まれることはな く、不純物の取り込みによるゲート絶縁度5の絶縁耐圧 の劣化を抑制できる。この結果、パワートランスタ (半導体装置)の信頼性を高めることができる。

【0062】また、ゲート絶極機ちである熱酸化機5A を形成した後に、チャネル形成領域であるp型半導体領 域8を形成するので、溝4の側面におけるp型半導体領 域8の不純物が熱酸化膜5A中に取り込まれることはな く、チャネル形成領域の不純物濃度のバラツキによるM ISFETのしきい値電圧(Vth)の変動を抑制できる。 この結果、安定なFET特性を再現性良く得ることがで るる。

【0064】なお、本実施形態は、堆積膜5Bを酸化珪素膜で形成した例について説明したが、堆積膜5Bは窒化珪素膜又は酸窒化膜で形成してもよい。

【0065】 (実施形態2) 本実施形態では、溝の形成 時にエッチングマスクとして使用されるマスクを酸化珪 素膜/室化珪業膜/酸化珪素膜の天々からなる多層膜で 形成した例について説明する。その理由は、前述の実施 形態1のように、溝の形成時にエッチングマスクとして 使用されるマスクを酸化珪素膜からなる単層度で形成し た場合、異方性エッチング時に生成された反応性の地鏡 物を除去するためにフッ酸茶のエッチング液を使用する

特計男3502531万

必要があり、この時、図6に示すマスク2の膜厚が薄過 ぎると、エッチング後にマスク2が除去されてしまい、 等方性エッチングで溝の上縁部をなだらかな形状にする 加工ができなくなってしまう。

【0066】また、異方性エッチングの条件次第では、 反応性の堆積物が溝の側面に厚く生成される結果、これ を取り除くために、フッ酸系のエッチングを長時間に亘 って行う必要が生じるので、溝の上縁部をなだらかな形 状に加工するための等方性エッチング時にマスクが無い 状態になる可能性が十分にある。本実施形態ではフッ酸 10 系のエッチング液で全くエッチングされない窒化珪素 (Si3 N4) 膜を溝形成時のマスク材に使用することによ って、溝を形成した後に十分なフッ酸系のエッチングが 行なえ、結果として等方性エッチング時に窒化珪素膜の 下層膜である酸化珪素膜を残すことができるので、溝の 上縁部の形状をなだらかな形状に加工することができ

【0067】以下、本発明の実施形態2であるパワート ランジスタの製造方法について、図15乃至図26を用 いて説明する。なお、図19万至図26において、図を 20 見易くするため、断面を表わすハッチング(斜線)は一部 省略している。

【0068】まず、単結晶珪素からなるn+型半導体基板 1 Aの主面上に、エピタキシャル成長法でn-型半導体層 1 B を形成する。n-型半導体層 1 B としては、例えば、 4 「Ω cm]程度の比抵抗値及び6 「μ m]程度の厚 さで形成する。この工程により、n+型半導体基板1A及 Un-型半導体基板1Bからなる半導体基体が形成され

【0069】次に、図15に示すように、前記n-型半導 30 体層 1 B の主面上に、100 [nm] 程度の膜厚の酸化 珪素膜2A、200 [nm]程度の膜厚の窒化珪素膜2 B、400 [nm] 程度の膜厚の酸化珪素膜2Cを順次 形成する。酸化珪素膜2Aは熱酸化法で形成し、窒化珪 素膜2B及び酸化珪素膜2Cは化学気相成長法で形成す

【0070】次に、CHF3等のガスを用いた異方性ド ライエッチングで前記酸化珪素膜2C、窒化珪素膜2 B、酸化珪素膜2Aの夫々に順次パターンニングを施 し、図16に示すように、前記n-型半導体層1Bの溝形 40 成領域上に開口部3を有するマスク2を形成する。

【0071】次に、前記マスク2をエッチングマスクと して使用し、図17に示すように、n-型半導体層1Bの 主面からその深さ方向に向って溝4を形成する。この溝 4の形成は、例えば、塩素ガス又は臭化水素ガスを用 い、RF(Radio Frequency) パワーを高く設定した異 方性エッチング法で行う。溝4は、深さが1.5~2 [μm] 程度、幅が 0.5~2 [μm] 程度となるよう に形成する。

記マスク2の酸化珪素膜2Aを前記溝4の上縁部(溝4 の側面とn-型半導体層1Bの主面とが交わる部分)から 500 [nm] ~1 [μm] 程度後退させる。この工程 において、溝4の側面に生成された反応性の堆積物と酸 化珪素膜2Cが全面除去され、窒化珪素膜2Bの表面が 露出される。

【0073】次に、塩素ガスと酸素ガスの混合ガスを用 いたケミカルドライエッチング処理を施し、図18に示 すように、前記溝4の上縁部及び底面縁部 (溝4の側面 とその底面とが交わる部分)をなだらかな形状にする。 この工程により、ト縁部及び底面縁部の形状がなだらか な溝4が形成される。

【0074】次に、熱酸化処理を施し、前記溝4の内面 に100 [nm] 程度の膜厚の犠牲熱酸化膜を形成し 後、前記犠牲熟酵化膜を除去する。犠牲熟酸化膜の形成 は、1100 [℃] 程度の高温度の酸素ガス雰囲気中で 行う。950 [℃] 程度の低温の熱酸化処理温度で犠牲 熱酸化膵の形成を行った場合、犠牲熱酸化膜の成長時に 生じる圧縮応力により、前段の工程でなだらかな形状に 加工した溝4の上縁部が角張った形状に変形してしまう ので、犠牲熱酸化膜の形成は1000 「℃」以上の熱酸 化処理温度で行う。なお、犠牲酸化膜の形成は、窒素ガ スで希釈した酸素ガス雰囲気中で行ってもよい。

【0075】次に、熱酸化処理を施し、図19に示すよ うに、溝4の内面に20 [nm]程度の膜厚の熱酸化膜 5 Aを形成した後、図20に示すように、前記熱酸化膜 5 Aの表面上に50 [nm] 程度の膜厚の酸化珪素膜か らなる堆積膜5Bを化学気相成長法で堆積してゲート絶 縁膜5を形成する。熱酸化膜5Aの形成は、950

「℃」程度の低温の酸素ガス雰囲気中又は水蒸気雰囲気 中で行う。堆積膜5Bの堆積は800 [℃] 程度の低温 の温度雰囲気中で行う。このゲート絶縁膜5の形成工程 において、950 [℃] 程度の低温の熱酸化処理温度で 熱酸化膜 5 Aの形成を行っているため、熱酸化膜 5 Aの 成長時に生じる圧縮応力により、前段の工程でなだらか な形状に加工した溝4の上縁部(溝4の側面とn-型半導 体層1Bの主面とが交わる部分) が角張った形状に変形 し、この上縁部における熱酸化膜 5 Aの膜厚が局所的に 薄くなるが、その部分を堆積膜5Bで補っているので、 ゲート絶縁膜5の絶縁耐圧は確保される。

【0076】次に、前記溝4内を含むn-型半導体層1B の主面上の全面に導電膜として例えば多結晶珪素膜を化 学気相成長法で形成する。この多結晶珪素膜には抵抗値 を低減する不純物(例えば燐)がその堆積中又は堆積後に 導入される。多結晶珪素膜は、例えば1 [μm] 程度の 膜厚で形成する。

【0077】次に、前記多結晶珪素膜の表面を平坦化す る。この平坦化は、例えばエッチバック法又は化学的機 械研磨法で行う。

【0072】次に、ウエットエッチング処理を施し、前 50 【0078】次に、前記多結晶珪素膜にエッチング処理

を選択的に施し、図21に示すように、前配溝4内にゲート電機6Aを形成すると共に、前配-型半導体層1B の主面の周辺領域上にゲート電極6Aと一体化されたゲート引出用電極 (図3に示す6B)を形成する。

【0079】次に、前記望化珪素膜2B上に残存する堆 積膜5Bを除去し、更に窒化珪素膜2Bと除去する。そ の後、図22に示すように、前記ゲート電艦6A上及び ゲート引出用電極上を含tm型半導体層1Bの主面上の 全面に例えば酸化珪素膜からなる絵線膜7を形成する。 この絶縁度7の形成は熱機化法又は化学気相成長法で行10

ð.

[0080] 次に、前記小型半導体層 1Bの主面の全面 にり型不純物(例えば繊維)をイオン打込み法で導入した 後、引き伸ばし拡散処理を施し、図23に示すように、 チャネル形成製域であるり型半導体領域8を形成する。 引き伸ばし拡散処理は、1100 [で] の温度のN2ガ ス雰囲気中に下効1 1時間発度行う。

[0082] 次に、図24に示すように、前記n-型半導 体層 1 B上の全面に、例えば500 [nm] 程度の模厚 30 の層間絶縁膜10を込むする。層間絶縁膜10として は、例えばBPSG [Bron Phospho Silicate Glas s) 陳で形成する。

[0083] 次に、CHF3ガスを用いた異方性ドライ エッチング処理を施し、図25に示すように、前記層間 総練膜10に接続孔11A及び接続孔(図3に示す11 B)を形成する。

【0084】次に、前記接続礼外を含むn.型半導体層1 Bの主面上の全面に例えばアルミニウム膜又はアルミニ ウム合金膜からなる導電膜を形成した後、前記端電膜に パターンニングを施し、p型半導体領域8、n.型半導体 領域9の夫々に電気的に接続されるソース配線12Aを 形成すると共に、ゲート引出用電極電気的に接続され るゲート配線(図3に示す12B)を形成する。

[0085] 次に、前記ソース配練12A上及びゲート 引出用電極6B上を含む。型半端体層1Bの主面上の全 面に最終保護度13を形成する。最終保護度13として は、例えば、ソースガスの主体としてテトラエトキシシ ラン(TEOS)ガスを使用するプラネマ化学気相成長法 によって維着した酸化生業度で形成する。 【0086】次に、前記最終保護膜13に、ソース配線 12名の一部の表面を露出するポンディング開口及びゲート配線12Bの一部の表面を露出するポンディング開 日を形成し、その後、前記い型半導体基板1Aの裏面に 研削処理を施し、その後、図26に示すように、前記い 型半導体基板1の裏面にドレイン電極14を形成するこ とにより、トレンチゲート構造のM1SFETを有する パワートランジスタがほぼ学成する。

16

【0087】このように、本実施形態の製造方法は、前 述の実施形態1と同様に、ドレイン領域であるn.型半導 体層1Bの主面からその探き方向に向って選4を形成 し、前配溝4の内面に熱酸化膜5Aと堆積膜5Bからな るゲート絶軽限5を形成し、かつ前配溝4内にゲート電 握6Aを形成した後、前記n-型半導体層1Bに不純物を 導入してチャネル形成関域であるり型半導体領域8と形成すると共に、前記p型半導体領域8と形成するので、 前述の実施形態1と同様の効果が得られる。

【0088】以上、本発明者によってなされた発明を、 前記実施形態に基づき具体的に説明したが、本発明は、 前配実施形態に限定されるものではなく、その要旨を逸 脱しない範囲において種々変更可能であることは勿論で ある。

【0089】例えば、本発明は、トレンチゲート構造の pチャネル導電型MISFETを有するパワートランジ スタ(半導体装置)に適用できる。

【0090】また、本発明は、トレンチゲート構造のI GBT (Insulated Gate Bipolar Transistor)を有 するパワートランジスタ(半導体装置)に適用できる。 【0091】

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記のとおりである。

【0092】トレンチゲート構造のトランジスタ素子を 有する半導体装置の信頼性を高め、かつ安定で再現性の 良いFET特性を得ることができる。

【図面の簡単な説明】

【図1】本発明の実施形態1であるパワートランジスタ (半導体装置)の要部平面図である。

【図2】図1に示すA-A線の位置で切った断面図である。

【図3】図1に示すB-B線の位置で切った断面図であ ス

【図4】前記パワートランジスタの製造方法を説明する ための要部断面図である。

【図5】前記パワートランジスタの製造方法を説明する ための要部断面図である。

【図6】前記パワートランジスタの製造方法を説明する ための要部断面図である。
【図7】前記パワートランジスタの製造方法を説明する 17 18

ための要部断面図である。

【図8】前記パワートランジスタの製造方法を説明する ための要部断面図である。

【図9】前記パワートランジスタの製造方法を説明する ための要部断面図である。

【図10】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図11】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図12】前記パワートランジスタの製造方法を説明す 10

るための要部断面図である。 【図13】前記パワートランジスタの製造方法を説明す

【図14】前記パワートランジスタの製造方法を説明するための要部断面図である。

るための要部断面図である。

【図15】本発明の実施形態2であるパワートランジスタの製造方法を説明するための要部断面図である。

【図16】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図17】前記パワートランジスタの製造方法を説明す 20 るための要部断面図である。

【図18】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図19】前記パワートランジスタの製造方法を説明す

るための要部断面図である。

【図20】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図21】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図22】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図23】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図24】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図25】前記パワートランジスタの製造方法を説明するための要部断面図である。

【図26】前記パワートランジスタの製造方法を説明するための要部断面図である。


【符号の説明】

1 A…n+型半導体基板、1 B…n-型半導体層、2 …マスク、3…開口、4…溝、5…ゲート絶縁膜、5 A…熱酸化膜、5 B…堆積膜、6 A…ゲート電極、6 B…ゲート

引出用電極、7…絶縁膜、8…p型半導体領域、9…n+型半導体領域、10…絶縁膜、11…明口、12A…ソース配線、12B…ゲート配線、13…最終保護膜、14…ドレイン電極。


【図1】


図1





[図2]


図 2

























[⊠ 1 3] 図 1 3 ■ 1 8















[図23]


[図25]

図25




[図24]

図24



[2 2 6]

図26



フロントページの続き

(72)発明者 小林 正義

東京都小平市上水本町五丁目20番1号 株式会社日立製作所 半導体事業部内

(72)発明者 工藤 聡 東京都小平市上水本町五丁目20番1号 株式会社日立製作所 半導体事業部内

今井 保維 (72)発明者 東京都小平市上水本町五丁目20番1号

株式会社日立製作所 半導体事業部内 (72)発明者 久保 栄 東京都小平市上水本町五丁目20番1号

株式会社日立製作所 半導体事業部内 (72)発明者 重松 卓

東京都小平市上水本町5丁目22番1号 株式会社日立マイコンシステム内

(72)発明者

大西 紹弘 東京都小平市上水本町5丁目22番1号

(72)発明者 植澤 浩三

株式会社日立マイコンシステム内 東京都小平市上水本町5丁目22番1号 株式会社日立マイコンシステム内

大石 健太郎 (72) 発明者

> 東京都小平市上水本町5丁目22番1号 株式会社日立マイコンシステム内

(56)参考文献 特開 平6-350090 (JP, A)

特開 平8-97412 (JP, A) 特開 平7-169951 (IP. A)

特表 平11-501458 (JP, A)

(58) 調査した分野 (Int.Cl.⁷, DB名) HO1L 29/78 652